詳細な説明：サーバプロセッサ製品のトップ10パラメータアプリケーション

多くの人にとって、PCプロセッサについては、パラメータ、デザイン構造、アプリケーションパフォーマンスも含めて知っているかもしれませんが、エンタープライズサーバCPUについては、プラットフォームによるものです。違いは、パラメータとコンシューマCPUの間に大きな違いがあることです。この点で、著者はサーバーのCPUを収集し、10個のサーバープロセッサのパラメータを簡単に紹介し、サーバープロセッサ製品アプリケーションの役割をよりよく理解するのを助け、そしてエンタープライズ製品の関連技術を改善することができます。リサーチ。

1、サーバープロセッサ周波数

サーバープロセッサ周波数はクロック周波数とも呼ばれ、単位はMHzです。CPU速度を示すのに使用されます。 CPUの主周波数= FSB×乗数。多くの人々は、主な周波数がCPUの実行速度を決定すると考えています。これは一方的であるだけでなく、サーバーにとってもそうです、この理解もまた逸脱しています。これまでのところ、主周波数と実際の計算速度との間の数値的関係を達成するための明確な公式は存在していません。製品の開発動向は、それはインテルが非常に独自の周波数開発を強化することに焦点を当てていることがわかります。他のプロセッサメーカーのように、比較するために速い1G Transmetaを使った人もいます、その動作効率は2G Intelプロセッサと同等です。

したがって、CPUの主周波数はCPUの実際の演算能力とは直接関係がなく、CPU内でデジタルパルス信号が発振する速度を示します。 Intelのプロセッサ製品では、この例も見ることができます。1GHz Itaniumチップは2.66 GHz Xeon /Opteronとほぼ同じ速度で動作することができます。1.5GHz Itanium 2は4 GHz Xeon /Opteronとほぼ同じ速度で動作します。 CPUの動作速度は、CPUのパイプラインのあらゆる側面のパフォーマンス指標によって異なります。

もちろん、主周波数は実際の計算速度に関連しているので、主周波数はCPUパフォーマンスの1つの側面にすぎず、CPU全体のパフォーマンスを表すものではありません。

2.サーバーフロントサイドバス（FSB）周波数

フロントサイドバス（FSB）周波数（つまりバス周波数）は、CPUとメモリ間の直接データ交換速度に直接影響します。計算できる式があります。つまり、データ帯域幅=（バス周波数×データ帯域幅）/8です。データ送信の最大帯域幅は、同時に送信されるすべてのデータの幅と送信頻度によって決まります。たとえば、64ビットXeon Nocona、フロントサイドバスの現在のサポートは、式によると800MHzであり、そのデータ伝送最大帯域幅は6.4GB /秒です。

FSBとフロントサイドバス（FSB）の周波数の違い：フロントサイドバスの速度はデータ転送の速度を表し、FSBはCPUとメインボード間の同期動作の速度を表します。すなわち、１００ＭＨｚ ＦＳＢとは、具体的には、１秒間に１０００万回振動するデジタルパルス信号をいい、１００ＭＨｚフロントサイドバスとは、１秒間に許容できるデータ伝送量をいい、１００ＭＨｚ×６４ビット÷８Ｂｙｔｅ ／ ｂｉｔ ＝ ８００ＭＢ ／である。 ｓ。

実際、このような実用的な意味で、 "HyperTransport"アーキテクチャの出現によりフロントサイドバス（FSB）の周波数が変わりました。 IA-32アーキテクチャーには、メモリーコントローラーハブ（MCH）、I /OコントローラーハブとPCIハブ、そしてIntelに典型的なIntelのようなチップセットIntel 7501とIntel 7505のチップセットの3つの重要なコンポーネントが必要です。プロセッサはオーダーメイドで、内蔵のMCHはCPU用に533MHzの周波数のフロントサイドバスを提供し、DDRメモリではフロントサイドバスの帯域幅は4.3GB /秒に達することがあります。しかしながら、プロセッサ性能が向上し続けるにつれて、それはシステムアーキテクチャに多くの問題をもたらす。

「HyperTransport」アーキテクチャは、この問題を解決するだけでなく、バ​​ス帯域幅をより効果的に向上させます（たとえば、AMD Opteronプロセッサ、柔軟なHyperTransport I /Oバスアーキテクチャなど）。デバイスは、システムバスを介してチップセットに直接データをメモリと交換しません。この場合、フロントサイドバス（FSB）の周波数はAMD Opteronプロセッサからはわかりません。

3、プロセッサFSB

FSBはCPUの基準周波数で、単位はMHzです。 CPUのFSBがボード全体の速度を決定します。端的に言うと、デスクトップでは、オーバークロックと呼んでいるのはFSBのFSBです（もちろん、CPUの乗数はロックされています）。しかし、サーバCPUでは、オーバークロックは絶対に許されません。サーバのCPUがオーバークロックされてFSBが変更されると、非同期動作が発生します（多くのマザーボードは非同期動作をサポートしています）。システムは不安定です。

ほとんどのコンピュータシステムでは、FSBはメモリとマザーボード間の同期動作速度でもあり、このようにして、CPUのFSBがメモリに直接接続されて両者を接続することができます。同期実行状態FSBとフロントサイドバス（FSB）の周波数は混同しやすいので、次のフロントサイドバスを見れば、両者の違いがわかります。 //この記事はwww.45it.com.cnから転送された。コンピュータソフトウェアとハ​​ードウェアアプリケーションネットワーク

4、CPUビットとワード長

ビット：デジタル回路とコンピュータ技術のバイナリ、コードのみ「0」または「1」。ここで、「0」または「1」は、CPU内の「ビット」です。

ワード長：CPUによって（同時に）CPU時間ごとに1回処理されることができるコンピュータテクノロジのビット数は、ワード長と呼ばれます。したがって、8ビット長のワードを処理できるCPUは、通常8ビットCPUと呼ばれます。同様に、32ビットCPUは単位時間あたり32ビットのワード長でバイナリデータを処理できます。バイト長とワード長の違い：一般的に使用されている英語の文字は8ビットの2進数で表すことができるので、8ビットは通常1バイトと呼ばれます。ワード長の長さは固定されておらず、ワード長はCPUやワード長によって異なります。 8ビットCPUでは1バイトずつ処理できますが、32ビットCPUでは4バイトずつ処理でき、64ビット長のCPUでは8バイトずつ処理できます。

5、乗数係数

乗数係数とは、CPUのメイン周波数と外部周波数の相対的な比例関係のことです。同じFSBでは、乗数が高いほど、CPU周波数が高くなります。しかし、実際には、同じFSBの前提の下では、高周波数のCPU自体はあまり意味がありません。これは、CPUとシステム間のデータ転送速度が制限されているためであり、高い乗数を追求し、高い周波数を取得するCPUは明らかな「ボトルネック」効果をもたらします。スピード一般的には、IntelのCPUのエンジニアリングバージョンを除いて、ロックされた乗数であり、そしてAMDは前にロックを持っていません。

6、CPUキャッシュ

キャッシュサイズもCPUの重要な指標の1つで、CPU速度に関するキャッシュの構造とサイズは非常に大きく、CPUキャッシュの実行頻度は非常に高く、一般的にプロセッサと同じ周波数で動作し、作業効率はシステムメモリやハードディスクよりはるかに優れています。実際の作業では、CPUは同じデータブロックを繰り返し読み取る必要があることが多く、キャッシュ容量を増やすと、メモリやハードディスクを調べる代わりに、CPUの内部読み取りデータのヒット率が大幅に向上し、システムパフォーマンスが向上します。 。ただし、CPUチップの面積やコストなどの要因により、キャッシュは非常に小さくなります。

L1キャッシュは、CPUキャッシュの最初の層で、データキャッシュと命令キャッシュに分けられます。内蔵L1キャッシュの容量や構造はCPUの性能に大きな影響を与えますが、キャッシュメモリはスタティックRAMで構成されているため構造が複雑で、CPUのダイ面積が大きすぎなければ容量は大きくありません。大きすぎるかもしれません。一般的なサーバCPUのL1キャッシュの容量は、通常32〜256 KBです。

L2キャッシュはCPUキャッシュの第2層で、内部チップと外部チップに分けられます。内部チップL2キャッシュはメイン周波数と同じ速度で動作しますが、外部L2キャッシュはメイン周波数の半分しかありません。原則として、家庭用の最大CPU容量は512 KB、サーバーやワークステーションのCPU用のL2キャッシュは最大256〜1 MB、最大で2 MBまたは3 MBです。 。

L3キャッシュ（3レベルキャッシュ）は、2つに分かれており、初期のものは外部のもので、現在は内蔵されています。これの実際的な効果は、L3キャッシュアプ​​リケーションは、大量のデータを扱うプロセッサのパフォーマンスを向上させながら、メモリの待ち時間をさらに短縮できることです。メモリの待ち時間を減らし、計算能力を高めることは、ゲームにとって非常に役立ちます。サーバースペースでのL3キャッシュの増加は、依然としてパフォーマンスの大幅な向上です。たとえば、大きなL3キャッシュを使用する構成は、物理メモリーを使用するとより効率的になる可能性があるため、低速のディスクI /Oサブシステムでより多くのデータ要求を処理できます。 L3キャッシュが大きいほど、ファイルシステムのキャッシュ動作がより効率的になり、メッセージおよびプロセッサのキューの長さが短くなります。

実際、最も初期のL3キャッシュは、AMDが発表したK6-IIIプロセッサに適用されていましたが、当時はL3キャッシュは製造プロセスによって制限され、チップに統合されずマザーボードに統合されました。システムバス周波数とのみ同期できるL3キャッシュは、メインメモリと大差ありません。その後、L3キャッシュを使用するのが、サーバー市場向けのIntelのItaniumプロセッサでした。それからP4EEとXeon MPがあります。 Intelはまた、9MB L3キャッシュ付きItanium 2プロセッサと、24MB L 3キャッシュ付きデュアルコアItanium 2プロセッサの導入を計画しています。

しかし基本的にL3キャッシュはプロセッサ性能の向上にはそれほど重要ではありません、例えば1MBのL3キャッシュを搭載したXeon MPプロセッサはまだOpteronの対戦相手ではありません。増加すると、より効果的にパフォーマンスが向上します。

7、CPU拡張命令セット

CPUはシステムの計算と制御を命令に依存しています。各CPUは、そのハードウェア回路に合った一連の命令システムを指定するように設計されています。命令の強度もCPUの重要な指標であり、命令セットはマイクロプロセッサの効率を向上させるための最も効果的なツールの1つです。現在の主流のアーキテクチャから、命令セットは2つの部分に分けることができます：複雑な命令セットと縮小命令セットIntelのMMX（マルチメディア拡張）、SSE、SSE2（ストリーミングシングル命令複数データ）のような特定のアプリケーションから - 拡張機能2）、SEE3、AMDの3DNow！はすべてCPU拡張命令セットで、CPUのマルチメディア、グラフィック、およびインターネット処理機能を強化します。

通常、CPUの拡張命令セットを「CPU命令セット」と呼びます。 SSE3命令セットも現在のところ最小の命令セットであり、以前はMMXには57個のコマンド、SSEには50個のコマンド、SSE2には144個のコマンド、SSE3には13個のコマンドが含まれていました。 Intel PrescottプロセッサはすでにSSE3命令セットをサポートしており、AMDは将来のデュアルコアプロセッサでSSE3命令セットのサポートを追加し、Transmetaのプロセッサもこの命令セットをサポートする予定です。

8、CPUコアとI /O動作電圧

586CPU以降、CPU動作電圧は2種類のコア電圧とI /O電圧に分けられます。通常、CPUのコア電圧はI以下です。 /O電圧コア電圧の大きさはCPUの製造工程に応じて決定され、一般的な製造プロセスが小さいほどコアの動作電圧は低くなり、I /O電圧は通常1.6〜5Vになります。低電圧は過度の電力消費と過度の熱の問題を解決することができます。

9.製造工程

ミクロンの製造工程とは、回路とIC内部の回路との間の距離のことです。製造工程における傾向は、より高い濃度に向かって動くことです。 IC回路設計の密度が高いほど、同じサイズのICで、より高密度でより複雑な回路設計が可能になります。今メイン180nm、130nm、90nm。最近、当局は65nm製造プロセスがあることを示しました。

10、パッケージの形態

CPUパッケージは、損傷を防ぐためにその中のCPUチップまたはCPUモジュールを硬化させるための特定の材料です。通常、CPUをユーザーに納品した後でパッケージする必要があります。 CPUの実装方法は、CPUの実装とデバイス統合の設計によって異なりますが、大まかに言うと、通常Socketソケットと共にインストールされるCPUはPGA（Grid Array）モードで実装され、Slot xスロットに実装されるCPUはSECを使用します。 （片面コネクタボックス）パッケージの形で。 PLGA（Plastic Land Grid Array）やOLGA（Organic Land Grid Array）などのパッケージング技術もあります。ますます激しい市場競争のために、CPUパッケージング技術の現在の開発方向は主にコスト削減に基づいています。
zh-CN"],null,[1],zh-TW"]]]