FPGAのクロック分周器

  
 

FPGA分割がより頻繁FPGA、比較に基づく技術で使用されると考えられています。具体的にFPGAのクロック分周器を説明するために以下話します。

コンセプト:

FPGAのクロック分周元の1 /N倍の周波数を達成するように、即ちFPGAのシステムクロック周波数は、それらの所望に応じて処理されます。 Nの値は、通常、奇数と偶数周波数分割区分に分割されます。

も分割:

デュアルすなわちNは、システムクロック周波数の偶数分割です。デザインは主にカウンタによって達成されます。設計原理:カウンタ値、システム基準クロックトリガ条件に加えてカウンタを作成する - 場合(N /2 1)、出力クロックジャンプが発生します。次のように達成するために、4つの手順によって分割されます。

モジュールdiv_4(CLK、clr_n、C​​LK_O);

入力CLK;

入力clr_n;

出力CLK_O;

REG [1:0] cnt_div;

REG clk_o_1;

常に@(posedgeのCLKまたはnegedgeのclr_n)

開始

もし(clr_n!)

cnt_div< = 0;

それ以外の場合(cnt_div == 2'b01)

cnt_div< = 0; < BR>


cnt_div

Copyright © Windowsの知識 All Rights Reserved