Windows system >> Windowsの知識 >  >> Linuxシステムチュートリアル >> Linuxチュートリアル >> さまざまなキーワードを説明するためのVerilog HDL言語

さまざまなキーワードを説明するためのVerilog HDL言語

  
 1、module_endmodule

の構造の説明文が

2、最初の 変数は、シミュレーションの開始に初期化されますが、他にも試験模擬信号
回路3、常に 繰り返し実行形式として励起波形を生成することができる;コントロール>タイミング;<ステートメント>常に< < BR> 4、task_endtask
5、function_endfunction

関数定義
ログイン6、常にブロック (1)の両方もシーケンシャルロジックとして説明することができる、組合せ論理を記述する;
は、ブロック間に並列に実行されるステートメントの実行文の(2)内部配列。要素インスタンス
8
ログイン7、割り当て 説明の組合せ論理、
ブロックステートメント
ログイン9、begin_end の順序ブロック
10、 fork_join <
11
WBR> タイル

条件文、 if_else
12、 case_endcase

ループ

13、
14 foever、
15、 16
繰り返し、一方

のデータ・タイプ(19前記種の四種類)
ログイン17、 REG
18、ワイヤ19を
整数
20、パラメータ

エッジ信号
21
posedge
22、 negedge

割り当て
ログイン23、 Non_Blocking (1)の割り当てを完了するためにブロックの終了後、
< WBR> (2)合成可能な順序論理モジュールを書いてください。
24、ブロッキング (1)に代入文が実行された後、ブロックの終了前に、
< WBR> (2)の場合、シーケンシャル回路設計のための結果に推定することができません。 (後述)


Copyright © Windowsの知識 All Rights Reserved